05
الثلاثاء, يوليو

ترانزستور ج24 تطبيقات MOSFET في البوابات المنطقية الجزء الثاني

Typography
  • Smaller Small Medium Big Bigger
  • Default Helvetica Segoe Georgia Times
كيف نصممُّ بواباتِ CMOS متعددةِ المداخلِ والتي يُطلقُ عليها "البوابات المنطقية" مثل AND، NAND، OR، وNOR؟ إنَّ الإجابةَ على هذا السؤالِ سوف توضِّحُ لنا مدى سهولةِ تصميمِ البواباتِ المنطقيةِ باستخدام الدارة CMOS مقارنةً إذا ما تمَّ تصميمُهَا بواسطة دارة TTL. و نستطيعُ ملاحظةَ ذلك إذا ما قارنَّا تصميمَ بوابةِ العاكسِ المُصنَّعةِ بواسطةِ دارة CMOS مع مثيلتها المصنعةِ بواسطةِ دارة TTL.
ولِتوضيحِ هذه الفكرة، لدينا المخططُ التالي للبوابةِ NAND المُصنَّعةِ بواسطةِ البوابةِ CMOS :


Image: all about circuits

كما نرى في الصورة السابقة يشكل الترانزستوران Q1 و Q3 زوج تكميلي موصول على التوالي كما في "بوابة العاكس" و وموصولين إلى جهد Vdd، ويتم التحكم بهما بإشارة مدخل واحد (المُدْخَل A). فعندما تكون قيمة المُدْخَل هي "1" يعمل الترانزستور السفلي ويتوقف الترنزستور العلوي والعكس بالعكس. أيضاً وبنفس الطريقة يتم التحكم بالزوج التكميلي الآخر -الترانزستورين Q2 و Q4 – عن طريق إشارة المدخل (B).
و من هنا نستنتج أنه إذا ما كانت قيمة المُدخلين "1" فإن الترانزستورات العليا Q1 و Q2 ستتوقف (تصل إلى وضع الفصل) بينما أن الترانزستورات السفلى Q3 و Q4 ستعمل (تصل إلى وضع الإشباع)، كما و أنه عندما تكون قيمة المُدْخَلين "0" فإن الترانزستورات العليا ستعمل بينما الترانزستورات السفلى ستتوقف.
من هنا نستطيع أن نقول بأنه إذا عملت الترانزستورات العلوية فإن ذلك يعني أن المُخْرَج سيكون "1" و إذا ما عملت الترانزستورات السفلىة فإن ذلك يعني أن المُخْرَج سيكون "0" و لكن هذا الكلام ليس على إطلاقه و إنما يعتمد على ترتيب هذه الترانزستورات كما سنوضحه فيما يلي.
نلاحظ أن منبعي (sources) ومصرفي (drains) الترانزستورات العليا Q1 و Q2 موصولان على التوازي، في حين أنهما في الترانزستورات السفلى Q3 و Q4 موصولين على التوالي. وهذا يعني أنه لكي يكون المُخرج "1" يكفي أن يصل واحد من الترانزستوريين العلويين فقط إلى وضع الإشباع (أي يكفي أن يعمل ترانزستور واحد فقط من الترانزستورات العلوية) و ذلك لأنهما موصلين على التوازي. بينما لكي نحصل على "0" كمُخرَج فإنه يجب أن يصل كلا الترانزستورين السفليين إلى وضع الإشباع (أي يجب أن يعمل كلا الترانزستورين) و ذلك لأنهما موصلين على التوالي.
توضح الصور التالية سلوك بوابة NAND عندما تكون مدخلاتها (B و A) عبارة عن الحالات المنطقية التالي (00، 01، 10، 11):


Image: all about circuits

كما هو الحال مع بوابة TTL NAND، يمكن أن تستخدم بوابة CMOS NAND كبداية لإنشاء بوابة CMOS AND ، كل ما نحتاج إليه هو إضافة "بوابة العاكس" لمخرجات البوابة المنطقية NAND لنحصل بذلك على البوابة المنطقية AND:


Image: all about circuits

تستخدم دارة بوابة CMOS NOR أربعة ترانزستورات MOSFET تماماً مثل بوابة NAND، لكن مع اختلاف في ترتيب الترانزستورات. فعوضاً عن الترانزستورين العلويين الموصولين على التوازي والموصولين إلى جهد Vdd ، فقد تم تعديلهما لكي يكونا موصلين على التوالي. و عوضاً عن الترانزستورين السفليين و الموصولين على التوالي والموصولين إلى الأرض، فقد تم تعديلهما لكي يكونا موصلين على التوازي، مما يجعلنا نحصل على البوابة المنطقية NOR عِوضاً عن NAND ، كما في الشكل التالي:


Image: all about circuits

كما هو الحال مع بوابة NAND، يعمل الترانزستوران Q1 و Q3 كزوج تكميلي، كذلك الأمر بالنسبة إلى الترانزستورين Q2 و Q4. يتم التحكم بكل زوج بإشارة مدخل واحدة. في حال كان أحد المدخلين A أو B "1" يتم إشباع أحد الترانزستورين السفليين Q3 أو Q4 على الأقل مما يجعل المخرج "0". في حين أنه فقط في حالة كون كلا المدخلين "0" سيكون كلا الترانزستورين السفليين في وضع القطع وكلا الترانزستورين العلويين في وضع الإشباع مما يجعل المخرج "1"، و هذا هو بالطبع سلوك عمل البوابة المنطقية NOR.
و كما حصلنا على البوابة AND بإضافة بوابة العاكس لمخرجات البوابة NAND، فإننا نستطيع هنا أن نقوم بنفس الطريقة للحصول على البوابة المنطقية OR.


Image: all about circuits

وهكذا نرى أنه يمكن تصنيع أية بوابة منطقية باستخدام دارات TTL و CMOS، ولكن ما الفرق بين العائلتين؟ هنالك عدة فروق بينهما، أبرزها:

1- إن دارات CMOS هي المتفوقة بلا منازع من حيث استهلاك الطاقة. لأن كلاً من قناتي P و N المكملتين لأزواج الترانزيستورات في دارة CMOS لا تعملان في نفس الوقت، مما يجعل دارة CMOS أقل سحباً للتيار. في حين أن دارة TTL لا يمكنها أن تعمل بدون أن تسحب تيار بشكل دائم؛ وذلك نظراً لمتطلبات الانحياز للترانزستورات التي تتكون منها هذه الدارة و هي الترانزيستورات ثنائية القطبية.

2- في المقابل يبقى تبديد الطاقة ثابتاً في بوابة TTL بغض النظر عن الحالة المنطقية لمدخلاتها و مخرجاتها، في حين أن بوابة CMOS تبدد طاقة أكبر عند ارتفاع تردد إشارات المدخلات و المخرجات، أي أن تبديدها للطاقة يعتمد على مدى سرعة تغير الحالة المنطقية مدخلاتها و مخرجاتها. فهي لا تستهلك طاقة عند تشغيلها بحالة منطقية غير متغيرة، و ذلك لأن تردد المدخلات و المخرجات في هذه الحالة يساوي صفر، ولكن تستهلك تيار في كل مرة تتغير فيها المخرجات من "0" إلى "1" والعكس بالعكس. وهذا يعني مزيداً من تبديد الطاقة على مستوى الترددات المرتفعة.

3- تسحب بوابة CMOS تياراً أقل من بوابة TTL؛ وذلك لأن ترانزيستورات MOSFET –و هي المكون الأساس لبوابة CMOS- هي أجهزة متحكم بجهدها وليس بتيارها. وهذا يعني أن بوابة واحدة من بوابات CMOS يمكن أن تستوعب عدد أكبر من المداخلات مقارنة مع بوابة TTL. إن عدد مداخلات البوابة التي يمكن أن يقودها مُخرج واحد يطلق عليه fanout؛ لذلك فإن fanout بوابة CMOS عادةً ما يكون أكبر منه مقارنةً مع بوابة TTL.

4- ميزة أخرى تتفوق بها دارات CMOS على TTL ألا وهي المجال العريض لجهود التغذية. حيث تقتصر بوابات TTL على الجهود من 4.75 وحتى 5.25 فولت، بينما تعمل بوابات CMOS على جهد من 3 حتى 15 فولت. السبب في ذلك هو أن دارات MOSFET يتم التحكم بها حصراً عن طريق جهد البوابة، بينما يتم التحكم بدارات BJT – وهي المكون الأساس لبوابات TTL- عن طريق التيار. ومن هنا نستطيع أن نقارن أثر اختلاف جهود التغذية على كلا الدارتين:
ففي دارة TTL يتم حساب قيمة مقاومة دارة TTL بدقة و ذلك لحساب قيمة التيار المنحاز (bias current) المناسب، فإذا ما افترضنا بأن قيمة جهد التغذية هي 5V فإن أي تغير مُعتبر في هذه القيمة سيعطي قيمة تيار منحاز خاطئة، و بالتالي سنتنج عملية لا يمكن التنبؤ بها.
بينما الأثر الوحيد لاختلاف جهود التغذية على بوابة CMOS هو تعريف الجهد المناسب للحالة المنطقية "1". فإذا ما افترضنا بأن قيمة جهد التغذية هي 15V، عندها يجب أن يكون جهد إشارة المدخل قريباً 15 فولت حتى يتم اعتبار المخرج "1" (مرتفع). في حين أن المستوى "0" (منخفض) يبقى عند جهد 0 فولت.
5- في المقابل، فإن لدارات CMOS عيب وحيد وهو بطء سرعتها مقارنة مع دارات TTL. والسبب في ذلك هو أن قيمة مكثفات المدخلات لبوابة CMOS هي أعلى بكثير من نظيراتها في بوابة TTL مما يسبب بطء في الاستجابة لتغير الاشارة من "0" إلى "1" وبالعكس.
وللتغلب على هذه المشكلة في بوابة CMOS فقد تم عزل إشارة المخرجات بمراحل إضافية من الترانزستورات "بوابة العاكس" لزيادة الربح في الجهد. مما يوفر انتقال سريع لجهد المخرجات ( بين "0" و "1" ).
الشكل التالي يوضح العملية:


Image: all about circuits

وهكذا نرى أنه يمكن الحصول على أي بوابة منطقية نريد باستخدام دارات CMOS وذلك بترتيب ترانزستورات MOSFET بالشكل الذي ينتج المخرج المطلوب والذي يحدد لنا نوع البوابة المنطقية التي نحتاجها.
كما نستطيع أن نرى مما سبق ذكره من مميزات دارة CMOS السبب الذي إلى انتشار ترانزستورات MOSFET بشكل واسع في التطبيقات العملية.

رابط الجزء الأول:
هنا
المصدر:
هنا